数据总线宽度
- 网络Data bus width
数据总线宽度-
我们在单片FPGA中完成了6个端口、32位数据总线宽度交叉开关的设计。
We complete the design of crossbar switch with 6 ports and 32 bits data bus on one chip of FPGA .
-
在选取了S盒的实现方法之后，采用不同数据总线宽度和不同S盒个数，实现了3种结构的AES加密核。
After the S-box architecture has been selected , we implement three AES encryption cores with different number of S-box .
-
同时，提出的硬件实现结构简单，并易于在不同数据总线宽度的处理器平台上扩展。
Furthermore , the hardware implementation is simple and scalable for different data bus widths .